您的位置：首页 >健康分析 >

研究人员基于氧化硅开发一千比内存芯片

时间：2021-09-04 15:25:01 来源：

赖斯大学的研究人员称，基于氧化硅的一千比内存芯片具有超越闪存中闪存的局限性，并且每位对切换速度的局限性。最新的芯片具有嵌入式二极管，可防止inpidual存储器单元之间的数据损坏串扰。

大米大学详细信息的一项新的研究，一个带有二极管的1千比特可重写氧化硅存储器件，消除数据损坏的串扰。

米饭大学实验室开创性记忆装置，使用便宜，丰富的氧化硅存储数据，将它们的筹码进一步推动了展示技术实用性的芯片。

由Rice Chemist James Tour领导的团队建造了一个带有二极管的1千比特可重写氧化硅装置，消除数据损坏的串扰。

本周在期刊先进材料中出现了新作品的论文。

借助于闪存的千兆字节稳定更便宜，1K非易失性存储器单元几乎没有实际使用。但作为概念证据，芯片表示应该可以超越闪存在填充密度，每位能量消耗和切换速度中的局限性。

该技术基于旅游实验室的早期发现：当电力通过一层氧化硅时，它脱离氧分子并产生小于五纳米宽的纯金属相硅通道。正常工作电压可以重复断开和“愈合”通道，这可以根据是否被破坏或完整而读取为“1”或“0”。

电路仅需要两个终端而不是三个，如大多数内存芯片中。由水稻实验室建造的横梁记忆是灵活的，抗蚀性和辐射，并显示在三维阵列中堆叠的承诺。在旅游实验室中制造的基本硅记忆现在是在国际空间站上市，在那里他们正在测试他们在暴露于辐射时持有模式的能力。

稻米大学建立了基于氧化硅的横杆存储芯片，显示了用于电脑和消费者设备的下一代3-D存储器的潜力。

Tour表示，二极管通过将电池泄漏到相邻电池中的电子状态来消除横杆结构中固有的串扰。“发展并不容易，但现在很容易制作，”他说。

由赖斯博士后研究员建造的装置Gunuk Wang，新论文的主要作者，将活性氧化硅层涂在钯层之间。硅钯三明治静止在薄薄的铝层上，该铝层与P掺杂硅的基层相结合，以充当二极管。王的32 x 32位测试阵列略高于千分尺，横杆线宽为10至100微米，用于测试目的。

“我们没有尝试拼凑它，”巡演说。“我们已经证明了本机亚5纳米丝，这将与最小的线尺寸行业一起使用。”

该器件已被证明是坚固的，高度开/关比为约10,000至1，相当于10年的使用，低能耗甚至多维测切换的能力，这将允许更高的密度信息存储传统的两个状态存储器系统。

王表示，当与缺乏二极管的测试版本（1R）相比，将“一台二极管”（1D-1R）（1D-1R）（1D-1R）的设备尤其良好地工作。“只使用氧化硅还不够，”他说。“在A（1R）横杆结构中，只有存储器材料，如果我们制作了1,024个细胞，只有约63个细胞将均匀地工作。会有串扰，这是一个问题。“

扫描电子显微镜图像显示使用氧化硅作为有源元件的米饭大学设计和建造的1千比特横杆存储器阵列的细节。

为了证明1D-1R的功能，王孤立的3 x 3网格和编码的ASCII字母将“米猫头鹰”拼写到比特中。他说，将相邻位设置为“ON”状态 - 通常导致1R横杆结构中的电压泄漏和数据损坏的条件 - 对信息没有影响。

“从工程方面，将二极管集成到1K内存阵列中没有小壮举，”巡回赛说。“这将是行业的工作，以便将其扩展到商业记忆中，但这一示范表明它可以完成。”

本文的共同作者是亚当洛切纳稻米研究生;博士后研究员建林; Douglas Natelson，物理学和天文学教授和电气计算机工程，Krishna Palem，Ken和Audrey Kennedy计算机科学和电脑工程教授以及统计教授。Tour是T.T.和W.F.Chao Chemistr椅子以及稻米机械工程与材料科学教授和计算机科学。

波音公司和科学研究空军办公室资助了这项工作。

出版物：Gunuk Wang等，“高性能和低功耗可重写SiOx 1 Kbit一个二极管 - 一个电阻横杆存储器阵列”2013年7月8日的高级材料; DOI：10.1002 / ADMA.201302047

图片：杰夫菲特洛/赖斯大学;旅游集团/赖斯大学

郑重声明：文章仅代表原作者观点，不代表本站立场；如有侵权、违规，可直接反馈本站，我们将会作修改或删除处理。